明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 6909|回复: 0

PCIE高速传输解决方案说明书FPGA技术

[复制链接]
发表于 2021-5-19 11:54:24 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
PCIE高速传输解决方案说明书FPGA技术


明德扬在PCIE高速传输方案积累了丰富的技术,传输的带宽利用率可达到90%以上,延迟可达到理论的最低延迟值。


明德扬能够根据客户的需求(需求、延迟和应用等),为客户提供定制的PCIE解决方案,欢迎您与我们联系,沟通洽谈。


下面是我司为客户定制的方案介绍,该方案已经应用到航天航空、雷达等领域,经受住客户和市场的检验。


一、 高效率传输方案

该采集方案 Demo 基于 VC709 开发板,使用 XILINX 官方 XDMA IP 核配合板载高速 DDR3,可对前端 ADC 产生的不大于 4.5GB/s 的连续或非连续数据进行实时采集,同时该采集卡具备数据发送功能,可以将用户文件或者内存中的数据写到 FPGA 的发送 FIFO 中,速率约为4.5GB/s,该采集卡具备上位机读写 FPGA 用户寄存器的功能,读写接口为 local bus 接口,方便易用。


1. 系统结构图


方案一


2. 采用此方案的某项目性能


1) 支持 4 通道 AD 数据同时上行,支持 4 通道 DA 数据同时下行;
2) PCIE 链路为 8x Gen3 时, 数据传输带宽大于 4GB/s,误码率低于 10-14;
3) 使用最新 XILINX 官方 XDMA 驱动,稳定可靠;
4) 支持 16 路用户中断;
5) 支持 XILINX 7 系列以上的全系 FPGA;
6) 5.支持 Windows/Linux 系统;

二、 低延迟采集方案

该采集方案 Demo 基于 KU115 开发板,使用自研 QDMA IP 核,无需板载 DDR, 可对前端ADC 产生的不大于 6GB/s 的连续或非连续数据进行实时采集,同时该采集卡具备数据发送功能,可以将用户文件或者内存中的数据写到 FPGA 的发送 FIFO 中,速率约为 5.5GB/s,该采集卡具备上位机读写 FPGA 用户寄存器的功能,读写接口为 local bus 接口,方便易用。


1. 结构框图


方案二



2. 采用此方案的某项目性能

1) 最高支持 8 通道 AD 数据同时上行,最高支持 8 通道 DA 数据同时下行;
2) PCIE 链路为 8x Gen3 时,数据传输带宽大于 5.7GB/s,误码率低于 10-14;
3) 驱动采用类 DPDK 架构,通过轮询模式, 内存零拷贝机制,可达到理论最低延迟。
4) 支持 16 路用户中断;
5) 支持 XILINX 7 系列以上的全系 FPGA;
6) 支持 Windows/Linux 系统;

三、 方案价格

真实的价格取决于方案的技术指标、项目周期等因素,欢迎洽谈了解。






上一篇:教学视频更新【至简设计原理与应用】+【VIVADO】课程20210522
下一篇:【精密仪器项目-JESD204B】 【高手修炼课程】专题视频教程更新公告
MP801开发板 网络培训班 就业培训班 FPGA学习资料
吴老师18022857217
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2021-6-14 02:24 , Processed in 0.511553 second(s), 15 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表